Hilfe beim Einstieg in Eagle

  • Also silkscreen (also Siebdruck) ist eine rein kosmetische Sache. Dieser dient nur zu Leiterplattenbeschriftung. Isolationswirkung ist mir keine bekannt.

    Auch Lötstopplack sollte man nicht als Isolation missbrauchen. Falls man definitiv eine Isolationsbarriere braucht sollte man ein z.B. ein Kaptonband dazwischen kleben...

    ...wenn Software nicht so hard-ware ;-) ...

    Freue mich über jeden like :thumbup:

  • Bestücker (zumindest die ich kenne) empfehlen nämlich, dass die Vias NICHT abgedeckt werden: Es kann sein, dass Feuchtigkeit im abgedeckten Via sich beim automatisierten löten ausdehnt (Dampf) und somit den Lötstopplack undefiniert abhebt.

    OK - allerdings haben alle PCB's die man so bestellt abgedeckte Vias, ob Arduinos, Sensor Boards oder RFM Module von HopeRF...



    Die Einstellung findest Du unter Masks / Limit - alles was einen Bohrduchmesser kleiner dem eingetragenen Wert hat, wird nicht abgedeckt. Falls Du einen DRC eines Leiterplattenherstellers verwendet hast, ist dieser Wert vermutlich größer als 0.

    Wieder so ein Super-Tipp! Vielen Dank, ich hätte wahrscheinlich Monate gebraucht um das zu finden / zu verstehen.:danke_ATDE:



    Vielleicht kannst Du ein Foto machen, dann kann ich Dir eventuell mehr sagen.

    Werde ich so bald wie moeglich hier einstellen, mal schaun was meine Kamera taugt.



    ich bin mir da alelrdings nicht sicher, ob Lötstopp-Lack da das geeignete Mittel ist ...

    Isolierung der Vias dürfte eher in die Richtung "silkscreen" gehen, oder?

    Wenn du Bstückungsdruck meinst (also z.B. den Layer tNames oder tPlace) ist das vielleicht eine Moeglichkeit Abstand herzustellen. Bei Seeed scheint diese Schicht ziemlich dick zu sein (unter der Lupe siehts zumindest so aus).


    Dass diese Massefläche beliebig Kondensatoren zu den Leiterbahnen auf dem RF-Modul bildet und dass das bei einem RF-Modul vielleicht keine gute Idee ist sei hier mal am Rande erwähnt.

    Da hast du natürlich recht. Ich habe mir allerdings vorher Gedanken darüber gemacht und auch Erfahrungswerte herangezogen, als auch mir die HF Module vorher von unten angeschaut. Aber im Prinzip muss man schon klar überlegen, ob mir eine Massefläche unter einer Digitalleitung die HF Masse "verseucht" oder umgekehrt ob mir ein paar pF auf einer Digitalleitung die Kommunikation kaputt machen, oder ob eine Massefläche unter dem Antennentuning eine gute Idee ist, etc.

    Lieber wäre mir allerdings eine Layoutempfehlung vom Hersteller der Module - leider habe ich keine (gefunden).

  • allerdings haben alle PCB's die man so bestellt abgedeckte Vias, ob Arduinos, Sensor Boards oder RFM Module von HopeRF...

    Und alle China-Taschenlampen betreiben die LED direkt ohne Vorwiderstand. Das ist der Beweis, dass LED keine Vorwiderstände benötigen.


    Die PCB von meinem Fertiger haben alle freigestellte Vias. Das ist aber auch Industrial-Qualität. Der Fertiger gibt an, dass Vias freigestellt sein sollten, eben damit der Lack nicht reinzieht. Will man abgedeckte Vias, müssen die vorher extra gefüllt werden.

  • Das ist der Beweis, dass LED keine Vorwiderstände benötigen.

    wenn du "keine EXTRA Vorwiderstände" geschrieben hättest,


    es soll ja gerüchteweise bei Taschenlampen einen Ri geben, sei es aus der Batterie oder aus den zu dünnen mit Kupfer sparsamen Leitungen.

    lasst die PIs am Leben !
    Energiesparen:
    Das Gehirn kann in Standby gehen. Abschalten spart aber noch mehr Energie, was immer mehr nutzen. Dieter Nuhr
    (ich kann leider nicht schneller fahren, vor mir fährt ein GTi)

  • es soll ja gerüchteweise bei Taschenlampen einen Ri geben, sei es aus der Batterie oder aus den zu dünnen mit Kupfer sparsamen Leitungen.

    Würdest Du das bitte lassen. Am Ende zitiert Dich wieder jemand: Er hat doch gesagt, der Innenwiderstand der Batterien reicht! ;-)


    So ein Innenwiderstand ist halt schwer definierbar: Batterie oder Akku? Kalt, warm? Neu, ganz neu, schon halb leer? Energizer oder Supermarkt-Billigpack?


    Ich durfte schon genug dieser Schrottteile im Bekanntenkreis entsorgen, um Dir zu versichern: Vergiss das mit dem Innenwiderstand der Batterien.

  • Am Ende zitiert Dich wieder jemand: Er hat doch gesagt, der Innenwiderstand der Batterien reicht!

    klar reicht natürlich NICHT und ist absolut mieses Design, aber der Schrott soll ja nicht lange halten.

    lasst die PIs am Leben !
    Energiesparen:
    Das Gehirn kann in Standby gehen. Abschalten spart aber noch mehr Energie, was immer mehr nutzen. Dieter Nuhr
    (ich kann leider nicht schneller fahren, vor mir fährt ein GTi)

  • Will man abgedeckte Vias, müssen die vorher extra gefüllt werden.

    So kenne ich das eigentlich auch. bei Seeed ist das offensichtlich nicht der Fall, der Lack fliesst in das Via und fehlt dann auf der Oberfläche. Das ist imho suboptimale Fertigungsqualität, weil ich die Designrules extra von Seeed heruntergeladen & angewandt habe. Darum habe ich das ja auch moniert.



    Und alle China-Taschenlampen betreiben die LED direkt ohne Vorwiderstand. Das ist der Beweis, dass LED keine Vorwiderstände benötigen.

    Den Vergleich versteh ich nicht. Das hoert sich so an als wie wenn abgedeckte Vias prinzipiell Zeichen von schlechter (=China-) Qualität sind. Dem kann ich so nicht zustimmen. Darf ich bei dieser Gelegenheit darauf hinweisen dass z.B. iPhones seit jeher in China gefertigt werden.

    Und die abgedeckten Vias auf den Arduinos &Co sehen so aus als sei das so gewollt (siehe dein Zitat oben). Ist das jetzt ein Verstoß gegen den "Industriestandard"?



    Also silkscreen (also Siebdruck) ist eine rein kosmetische Sache. Dieser dient nur zu Leiterplattenbeschriftung. Isolationswirkung ist mir keine bekannt.

    Ich hatte das weniger wegen der Isolationswirkung des Beschriftungsdrucks angedacht sondern als Abstandhalter, also Isolation durch Abstand. Aber ich glaube nach dieser Diskussion das ist wohl auch keine gute Idee, weil man nie weiss wie dick der Druck genau wird.

  • So kenne ich das eigentlich auch. bei Seeed ist das offensichtlich nicht der Fall, der Lack fliesst in das Via und fehlt dann auf der Oberfläche. Das ist imho suboptimale Fertigungsqualität, weil ich die Designrules extra von Seeed heruntergeladen & angewandt habe. Darum habe ich das ja auch moniert.

    So möchte ich das nicht stehen lassen: Ich habe euch einen Satz bei Seeed bestellt und bin sehr positiv überrascht. Bei mir sind die Durchkontaktierungen minimalst freigestellt und kein Lack in den Vias. Meine Vias sind aber auch meist 0,5mm. Meiner Meinung nach wissen die sehr wohl was die tun und die Qualität bei mir ist keineswegs zu bemängeln. Es hängt halt stark davon ab, wie DU die Leiterplatte designt hast und wie die Einstellungen die Du verwendet hast sind. Die Einstellungen sind natürlich nicht für jedes Design optimal - wenn Du z.B. die Duschkontaktierungen kleiner machst, sehen die Vias ggf. nicht so aus als Du sie gerne haben würdest.

    Bitte verstehe das nicht falsch aber meiner Meinung nach hat Seeed mehr Erfahrung mit Leiterplatten und Leiterplattendesign als wir beide zusammen...

    Und die abgedeckten Vias auf den Arduinos &Co sehen so aus als sei das so gewollt (siehe dein Zitat oben). Ist das jetzt ein Verstoß gegen den "Industriestandard"

    Ja, das habe ich unseren Bestücker auch gefragt - im Endeffekt war die Antwort, dass eine solche Platine wie Arduino & Co zwar "schön" ist, aber nicht professionell. Wenn wir keine Probleme in der Serie haben möchten, sollen wir die Vias NICHT abdecken. (=PUNKT)

    Mag sein, dass andere Bestückungsvarianten (kein Heißdampfverfahren?) keine/weniger Probleme damit haben...

    Und bei Bestückung mit der Hand ist es egal, ob die Vias abgedeckt sind oder nicht.


    Aber ehrlich, wir reden hier um den heißen Brei und kämpfen mit subjektiven Eindrücken. Gerne sage ich Dir meine Einschätzung, wenn ich mir das mal im Detail ansehen kann (=Foto) und dazu Deine Daten mal checken kann (=.brd Datei). Ansonsten bringt es nichts diese Diskussion weiter zu führen. Ich hoffe Du verstehst das.

    ...wenn Software nicht so hard-ware ;-) ...

    Freue mich über jeden like :thumbup:

  • Foto kommt sobald wie moeglich, Batterie war leer und muss erst geladen werden.:blush:

    Die erste Serie Leiterplatten ist jetzt auch da (RFM69CW Variante), mit komplett freigestellten Vias weil ich die voreingestellten Designrules von Eagle verwendet hatte. Aber ganz ehrlich, das mit den Vias entging mir bei meinem allerersten Design total, mangels Erfahrung.


    Uebrigens arbeite ich mit der Eagle Version 8.4 (von Autodesk), man sieht Designruleverletzungen "live" bereits beim Plazieren und/oder Routen, sehr praktisch.


    Ja, das habe ich unseren Bestücker auch gefragt - im Endeffekt war die Antwort, dass eine solche Platine wie Arduino & Co zwar "schön" ist, aber nicht professionell. Wenn wir keine Probleme in der Serie haben möchten, sollen wir die Vias NICHT abdecken. (=PUNKT)

    Das nehme ich jetzt mal zur Kenntnis und passe in Zukunft besser auf. Man will ja a) nichts absichtlich falsch machen und b) was lernen.



    Bitte verstehe das nicht falsch aber meiner Meinung nach hat Seeed mehr Erfahrung mit Leiterplatten und Leiterplattendesign als wir beide zusammen...

    Das Thema Leiterplatten & Design hatten in meinem Job immer die anderen gemacht, von daher habe ich wenig Ahnung von gutem Leiterplattendesign. Das muss ich jetzt schnell nachholen.


    hier sind schonmal die .brd Dateien

    prominirfm_V2.brd

    prominirfm96.brd

  • Danke nurazur für die aktuellen Daten. Ja, ich sehe da schon einiges, das ich etwas anders lösen würde ;-) - aber beim Leiterplattendesign darf man (zumindest bei uns noch) seinen eigenen Stil ausleben - am Ende soll es halt funktionieren. Das der DRC ev. für seeed nicht optimal ist, ist klar - Du hast ja auch den von MultiCB verwendet - der meiner Meinung nach ganz gut ist.

    Die weisen in der Beschreibung beim ersten Punkt sogar darauf hin:

    "Vias kleiner/gleich 0.45mm werden mit Lötstopp abgedeckt. Eine Freistellung der Vias kann unter Masks/Limit gesetzt werden."


    Ehrlich gesagt kenne ich bei den Vias auch keinen "richtigen" Durchmesser. Ich verwende meist um die 0,5mm. Das passt vom "auto"-Diameter gut zu den 0,8er Leiterbahnen, die ich als Standard bevorzuge. Bei mir wären die Vias also mit der Standardeinstellung nicht abgedeckt gewesen...

    Wie gesagt die abgedeckten Vias sind "nicht falsch" - zumindest nicht bei Handbestückung. Aber wie Du ja selbst siehst, können auch die Leiterplattenhersteller dies offensichtlich auch nicht so toll umsetzen.

    ...wenn Software nicht so hard-ware ;-) ...

    Freue mich über jeden like :thumbup:

  • Danke. Was ist das für eine "Oberfläche". Zinn ist das nicht, oder (verbleit ist die bei weitem billigste Option). Sieht ja fast wie reines Kupfer aus?

    Meiner Meinung nach hat jemand bei Seeed den Lötstopplack bei den vias entfernt. Im Bereich von RFM69CW sind die Ausnehmungen sehr groß.

    Beim RFM95 dürfte das aber nicht gemacht worden sein.

    ...wenn Software nicht so hard-ware ;-) ...

    Freue mich über jeden like :thumbup:

  • Nein, die Oberfläche ist ganz normal verzinnt, da gibts nix zu mäkeln. Das sieht wahrscheinlich wegen dem Licht so aus, da kam wohl grad ein Sonnenstrahl zum Fenster rein:)

    Die Ausnehmungen im Bereich "RFM69CW" sehen auch in den Gerbers ziemlich gross aus, kann es sein dass beim Umrechnen von Eagle.brd auf Gerber was schief gegangen ist?

  • Ich glaube nicht, dass beim generieren der Gerberdaten bezüglich Stopplack was schief gegangen ist. Das funktioniert eher nach dem "alles oder nichts Prizip": Wenn sinnvolle Daten generiert werden, dann passen die auch... Ich glaube da hat's einer gut gemeint und die Freistellungen gemacht. Hast Du die zwei Platinen in zwei Files bestellt? Kann sein, dass dies zwei unterschiedliche Personen nachbearbeitet haben...

    ...wenn Software nicht so hard-ware ;-) ...

    Freue mich über jeden like :thumbup:

  • Der deutsche Leiterplattenhersteller Würth Elektronik schreibt z.B.

    "Hinweis zu Viabohrungen im Lötstopplack / Fertigung in Deutschland

    Bei WEdirekt werden Viabohrungen im Lötstopplack immer freigestellt. Enthalten die Vias im Lötstopplack Ihrer Layoutdaten keine Freistellung, so passen wir diese Stellen automatisch für Sie an, damit die Vias nicht mit Lötstopplack überdruckt werden. Für die Freistellung verwenden wir den kleinsten Durchmesser der fertigungstechnisch möglich ist.

    Dies gilt nicht für HDI Microvia Leiterplatten. Hier werden die Laservias mit Lötstopplack überdruckt, wenn Ihr Layout dies vorgibt."

    Kann hier nachgelesen werden.

    Also, nicht abdecken ist der sichere Weg, dass die Leiterplatte auch so produziert wird. Deckst Du sie ab, kommt es offensichtlich darauf an, ob der Leiterplattenhersteller die Daten nachbearbeitet...

    ...wenn Software nicht so hard-ware ;-) ...

    Freue mich über jeden like :thumbup:

  • Diese Woche hatte ich endlich Zeit die Leiterplatten zu bestücken und zu testen. Beide funktionieren einwandfrei, auch HF technisch kann ich keine Probleme feststellen. Ich werde die Performance aber in nächster Zeit genauer unter die Lupe nehmen.

    Dieses Design werde ich aber nicht weiter verfolgen/verbessern, da es nur als Einstieg in Eagle gedacht war.

    Die Platine passt übrigens genau in >dieses Gehäuse< (gibts auch bei Reichelt). Im nächsten Design werde ich keine Pro Mini mehr verwenden sondern den Atmega328 alleine, das spart viel Platz so dass der Batteriehalter noch auf die Oberseite passt.

    Das heisst, ich habe von beiden Designs jetzt 40 Leiterplatten, brauche davon aber allerhoechstens je 10 St. selber. Wer Interesse hat, bitte melden.

  • Letzte Woch gab es ein Webinar, veranstaltet von Conrad, wo es um die Unterschiede zwischen Eagle 7.x und 8.6 ging.

    Ich muss sagen ich habe mit Eagle 8.5 angefangen, und ich war überrascht wieviele nützliche Funktionen anscheinend unter Version 7 nicht verfügbar waren.

    Nachdem es hier auch darum ging welche Version man verwenden sollte, kann ich die 8er Version durchaus empfehlen. Das Zusammenbauen eines Nutzens ist aber nach wie vor eine Frickelei. Aber man gewoehnt sich dran.

    Hier der Link zum Webinar: https://www.youtube.com/watch?v=ILn8kZuKBQQ&feature=youtu.be

    Leider ist der Ton sehr schlecht:(

  • Mal wieder ein Update von mir...


    Bei Seeed gibts zur Zeit ein Promo "3 Leiterplatten fü1 1$".


    Gestern kamen meine V3 Mini-LoRa Node Leiterplatten im Nutzen - mit einem ziemlich komplizierten Umriss, und ich war gespannt auf das Ergebnis.

    Da sieht man deutlich den Unterschied zwischen Nutzen und Einzelleiterplatte - Die Umrisse sind ***ziemlich genau *** gefräst, will heissen perfekt ist was anderes. Aber die Leiterplatten passen, wenn auch knapp, ins Gehäuse. Hauptsache sie haben nicht zu viel weggefräst! Ich werde in Zukunft die Umrisse etwas grosszügiger gestalten wenn ich einen Nutzen mache.


    Ich habe bisher gedacht, ein V-CUT ist kerzengerade - ist er auf manchen Panels aber nicht, eher ein S oder J. Jedenfalls ist mir ein kleiner Fehler unterlaufen - Nach Seeed-Empfehlung soll zwischen Kupferauflage und Rand der Leiterplatte 0.4 mm liegen, so dass auf dem Nutzen 0.8mm Platz für den V-CUT ist. Ich habe nur 0.3 mm genommen, und unter dem Mikroskop sieht man dass Seeed die 0.6mm voll ausgenutzt hat, jedenfalls bei den V-CUTS die so krumm sind. Also besser der Empfehlung folgen. Bei Einzelleiterplatten reichen die 0.3 mm allerdings aus.


    Was mir auch nicht gefällt ist der Beschriftungsdruck. An manchen Stellen ist er gar nicht lesbar, obwohl auf den Gerbers alles zufriedenstellend ausgesehen hat. Was man da genau beachten muss, muss ich mir noch aneignen. Bei manchen Designs hänge ich fast länger am Beschriftungsdruck als am Routen. Als Erfahrungswert mit Seeed kann man ganz grob sagen, dass Schriften kleiner als 1mm schwer lesbar sind, kleiner als 0.8mm (32 mil) sollte die Schrift auf gar keinen Fall sein. Unter dem Microskop sieht die Schrift ziemlich grob gekleckert aus.


    Noch ein Tip für andere Anfänger: Ich flute ja beide Seiten mit GND. Damit man einen DRC machen kann, muss ich zuerst auf "Ratsnest" klicken, und die Massefläche wird sichtbar. So, wenn man jetzt weiter Routen will, wie kriegt man die Massefläche wieder weg? Bisher habe ich immer das Ripup Tool benutzt, aber bis die Flachen auf beiden Seiten wieder weg waren hab ich gefühlt 100 Mausklicks gebraucht (die Umrisse liegen bei mir oben und unten genau übereinander). Irgendwann bin ich drauf gekommen dass man in der Kommandozeile "Ripup GND" eigeben kann, funktioniert auch, nur sind dann alle GND Vias auch weg! Wenn man auf Undo klickt, sind die Vias wieder da. Logisch ist das nicht, eher gefährlich. Wenn man vergisst undo zu klicken, dann abspeichert weil mans nicht gemerkt hat, sind alle GND Vias weg.

    Mit "Options ->Assign" hab ich mir daher für die Befehlsfolge eine Taste zugewiesen:

    Funktioniert soweit prima!



    AH! nochwas, ganz wichtig: Ich verwende Version 8.4.1 von Eagle. Autodesk hat mir 8.6.1 mehr oder weniger aufgedrängt, aber ich habe ploetzlich enorme Probleme mit dem CAM Prozessor, und habe die Gerber Dateien am Ende nur mit Version 8.4.1 richtig hinbekommen. Ich hab gelesen ab Version 9 geht praktisch gar nichts mehr, ich hab mir die Version erst gar nicht installiert. Und solange die an dem CAM Prozessor rumschrauben und die Sache nicht stabil ist, bleibe ich bei 8.4.1 und bin super-happy damit... Keine Ahnung was die da veranstalten, hat doch super toll funktioniert?